【技術(shù)文章】深入淺出聊時(shí)鐘恢復(fù)CDR發(fā)表時(shí)間:2020-09-26 12:30 隨著5G/數(shù)據(jù)中心的高速發(fā)展,光傳輸向著更高速率、更低延時(shí)演進(jìn),這就要求對應(yīng)的光模塊經(jīng)過傳輸后盡量減小失真,以便在接收端將信號完整地再生出來。從10G長距到25G,再到50G/200G/400G PMA4,由于光纖傳輸鏈路線性/非線性效應(yīng),因此需要引入時(shí)鐘數(shù)據(jù)恢復(fù)技術(shù)(CDR:Clock Data Recovery)。
![]()
圖3 圖4 PD/CP示意圖 圖5 頻率相位鎖定 上圖DATA IN是理想的010101電平。但是實(shí)際上數(shù)據(jù)輸入可能是11001100011100001111,有長連0,長連1的。那么此時(shí)該如何處理呢? 對于數(shù)字邏輯來說頻率最快的是0101,如果出現(xiàn)了長連0或者長連1以后,我們可以理解為此刻信號的頻率變低了:
我們知道鎖相環(huán)里面的低通濾波器是個(gè)積分器,上面出現(xiàn)的有限的連0和連1,不會(huì)改變VCO的電壓,因?yàn)榉e分器需要一定的時(shí)間才能引起VCO上電壓的變化。如果連續(xù)的連0或者連1太多,將會(huì)導(dǎo)致VCO上的電壓發(fā)生改變,就會(huì)引起失鎖。
圖6 PAM4 CDR結(jié)構(gòu)
1)串并轉(zhuǎn)換,將25 GBaud的PAM4信號轉(zhuǎn)成4路并行的6.25 GBaud PAM4信號,并行化的好處是降低每路的波特率(速率),讓PLL更容易捕捉頻率和相位,也會(huì)獲得更好的抖動(dòng)性能。 2)PD的核心部分是其前端電路 (PD-FE),它由并行的3 條數(shù)據(jù)通路和1條邊沿通路構(gòu)成,而每條通路均包含了1個(gè)判決器。PD-FE中除3位判決器之外通過一種新型的積分器,用來實(shí)現(xiàn)前述相鄰數(shù)據(jù)的積分,并據(jù)此給出調(diào)節(jié)時(shí)鐘相位的超前(DN) /滯后(UP)信號,進(jìn)而控制鎖相環(huán)路中的CP對環(huán)路濾波器(LPF)充放電流,閉環(huán)調(diào)節(jié)時(shí)鐘相位。
圖7 53G CR 內(nèi)容版權(quán)歸原作者所有,此處僅作分享學(xué)習(xí)使用,如有侵權(quán),請聯(lián)系本站刪除 |